Synopsys Design Compiler

Synopsys Design Compiler

ASIC-Logiksynthesesoftware zum Kompilieren von Verilog, VHDL und System Verilog in eine GDSII-Maske für die IC-Herstellung.
Synopsys bietet Design Compiler 2010 an, mit dem sich der Synthesevorgang und der Ablauf der physischen Implementierung verdoppeln lassen.RTL-Designer können die Grundrisserkundung durchführen, um Grundrissprobleme frühzeitig zu erkennen und zu beheben.
synopsys-design-compiler

Webseite:

Kategorien

Alternativen zu Synopsys Design Compiler für alle Plattformen mit einer Lizenz

Scriptum

Scriptum

Scriptum ist ein freier Texteditor für VHDL- und Verilog-Design, der unter Windows und Linux ausgeführt wird.Über eine Oberfläche mit mehreren Dokumentenfenstern und Registerkarten erhalten Sie eine übersichtliche Umgebung zum Bearbeiten von VHDL-, Verilog- und anderen Sprachdateien.
Synplify Pro

Synplify Pro

Generisches FPGA-Synthese-Frontend für FPGAs wie Xilinx und Altera.